

Docket No.: 50212-536

**PATENT**

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re Application of	:	Customer Number: 20277
	:	
Yoshiki NISHIBAYASHI, et al.	:	Confirmation Number:
	:	
Serial No.:	:	Group Art Unit:
	:	
Filed: September 12, 2003	:	Examiner: Unknown
	:	
For: ELECTRON EMISSION ELEMENT	:	

**CLAIM OF PRIORITY AND  
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Mail Stop CPD  
Commissioner for Patents  
P.O. Box 1450  
Alexandria, VA 22313-1450

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

**Japanese Patent Application No. 2002-276391, filed September 20, 2002**

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

  
Arthur J. Steiner  
Registration No. 26,106

600 13<sup>th</sup> Street, N.W.  
Washington, DC 20005-3096  
(202) 756-8000 AJS:tlb  
Facsimile: (202) 756-8087  
**Date: September 12, 2003**

50212-536  
NISHIBAYASHI et al.  
September 12, 2003

日 本 国 特 許 庁

JAPAN PATENT OFFICE *McDermott, Will & Emery*

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2002年 9月20日

出 願 番 号

Application Number:

特願2002-276391

[ ST.10/C ]:

[ JP2002-276391 ]

出 願 人


Applicant(s):

財団法人ファインセラミックスセンター  
住友電気工業株式会社

2003年 6月18日

特 許 庁 長 官  
Commissioner,  
Japan Patent Office

太田信一郎



出証番号 出証特2003-3047660

【書類名】 特許願

【整理番号】 102I0302

【提出日】 平成14年 9月20日

【あて先】 特許庁長官殿

【国際特許分類】 H01J 19/24

【発明者】

    【住所又は居所】 大阪府吹田市山田丘2番1号 大阪大学先導的研究オープンセンター6F

    【氏名】 西林 良樹

【発明者】

    【住所又は居所】 大阪府吹田市山田丘2番1号 大阪大学先導的研究オープンセンター6F

    【氏名】 安藤 豊

【発明者】

    【住所又は居所】 兵庫県伊丹市昆陽北一丁目1番1号 住友電気工業株式会社伊丹製作所内

    【氏名】 今井 貴浩

【特許出願人】

    【識別番号】 000173522

    【氏名又は名称】 財団法人ファインセラミックスセンター

    【代表者】 佐波 正一

【特許出願人】

    【識別番号】 000002130

    【氏名又は名称】 住友電気工業株式会社

    【代表者】 岡山 紀男

【代理人】

    【識別番号】 100088155

    【弁理士】

    【氏名又は名称】 長谷川 芳樹

【選任した代理人】

【識別番号】 100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】 100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【選任した代理人】

【識別番号】 100110582

【弁理士】

【氏名又は名称】 柴田 昌聰

【手数料の表示】

【予納台帳番号】 014708

【納付金額】 21,000円

【その他】

国等の委託研究の成果に係る特許出願（平成14年度新エネルギー・産業技術総合開発機構、炭素系高機能材料技術の研究開発（エネルギー使用合理化技術開発）委託研究、産業活力再生特別措置法第30条の適用を受けるもの）

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0106993

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電子放出素子

【特許請求の範囲】

【請求項 1】 基板と、前記基板から突出すると共にダイヤモンドを含んで成る複数の突出部とを備え、

前記突出部は、側面が前記基板の表面から立ち上がっている柱状部と、前記柱状部の上に位置すると共に先端が尖った先鋭部とを備えて構成され、

前記突出部は導電層を含み、

前記柱状部の側面に、前記導電層と電氣的に接続しているカソード電極膜が形成された

ことを特徴する電子放出素子。

【請求項 2】 前記基板の表面と前記柱状部の側面とがなす角度が略直角である

ことを特徴とする請求項 1 記載の電子放出素子。

【請求項 3】 前記カソード電極膜は、前記突出部と共に前記基板の表面を覆っており、

前記カソード電極膜の面積のうち、前記基板の表面を覆っている部分の面積が、前記突出部を覆っている部分の面積よりも大きい

ことを特徴とする請求項 1 又は 2 に記載の電子放出素子。

【請求項 4】 前記カソード電極膜が前記柱状部の側面全体を覆っていることを特徴とする請求項 1 ないし 3 のいずれか 1 項に記載の電子放出素子。

【請求項 5】 前記導電層が前記先鋭部にも及んでいることを特徴とする請求項 1 ないし 4 のいずれか 1 項に記載の電子放出素子。

【請求項 6】 前記導電層はダイヤモンドに金属イオンが注入されて形成されたものである

ことを特徴とする請求項 1 ないし 5 のいずれか 1 項に記載の電子放出素子。

【請求項 7】 前記導電層はダイヤモンドが半導体不純物を含有して成ることを特徴とする請求項 1 ないし 5 のいずれか 1 項に記載の電子放出素子。

【請求項 8】 前記カソード電極膜は、前記導電層と接触する第 1 のカソー

ド電極層と、前記第 1 のカソード電極層上に形成されると共に前記第 1 のカソード電極層よりも膜厚が厚い第 2 のカソード電極層とを含んで構成された

ことを特徴とする請求項 1 ないし 7 のいずれか 1 項に記載の電子放出素子。

【請求項 9】 前記カソード電極膜上に絶縁膜が形成され、  
前記絶縁膜の上に第 2 の電極膜が形成された

ことを特徴とする請求項 1 ないし 8 のいずれか 1 項に記載の電子放出素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、ダイヤモンドから成る電子放出素子に関するものである。

【0002】

【従来の技術】

従来の電子放出素子としては、例えば特開 2 0 0 1 - 2 6 6 7 3 6 に開示されているように、四角錐状のダイヤモンド突起の周囲に金属層が形成されたものがある。

【0003】

【特許文献 1】 特開 2 0 0 1 - 2 6 6 7 3 6

【0004】

【発明が解決しようとする課題】

しかしながら、上記の従来技術では、カソード電極膜から電子放出部への電子の供給効率が良好ではなかった。

【0005】

本発明は、上記問題を解決するためになされたものであり、カソード電極膜から電子放出部への電子の供給が効率的な電子放出素子を提供することを目的とする。

【0006】

【課題を解決するための手段】

上記課題を解決するために、本発明の電子放出素子は、基板と、基板から突出すると共にダイヤモンドを含んで成る複数の突出部とを備え、突出部は、側面が

前記基板の表面から立ち上がっている柱状部と、柱状部の上に位置すると共に先端が尖った先鋭部とを備えて構成され、突出部は導電層を含み、柱状部の側面に、導電層と電氣的に接続しているカソード電極膜が形成されたことを特徴とする。

【 0 0 0 7 】

柱状部（円柱、角柱、円錐台、角錐台等の各種柱状のもの）の側面に形成されるカソード電極膜も基板の表面から立ち上がることになるので、電界方向に沿ってカソード電極膜中の自由電子が先鋭部側に引き寄せられる。そのため、電子放出部（先鋭部の尖った部分（複数の針状体であることもある。））に近い位置で電子がカソード電極膜から突出部に移動することになる。その結果、カソード電極膜から電子放出部への電子の供給が効率的になる。

【 0 0 0 8 】

本発明の電子放出素子は、基板の表面と柱状部の側面とがなす角度が略直角であることが好適である。

【 0 0 0 9 】

カソード電極膜が略直角に立っているときに、自由電子が先鋭部側に引き寄せられる効果が最も顕著になる。

【 0 0 1 0 】

本発明の電子放出素子は、カソード電極膜は、突出部と共に基板の表面を覆っており、カソード電極膜の面積のうち、基板の表面を覆っている部分の面積が、突出部を覆っている部分の面積よりも大きいことが好適である。

【 0 0 1 1 】

かかるカソード電極膜の構成により、先鋭部の周囲での電界ベクトルの分布は、突出部の先端から基板との接合部へ向かうに従って電界ベクトルの後端が側方へ開くような形になり、先鋭部からの電子放出に好適なポテンシャル形状が得られる（カソード電極で電界が終端され、突起の中心部に侵入しなくなる。）。

【 0 0 1 2 】

本発明の電子放出素子は、カソード電極膜が柱状部の側面全体を覆っていることが好適である。

【 0 0 1 3 】

突出部とカソード電極膜との接触面積が広がることによって、カソード電極膜から電子放出部への電子の供給が更に効率的になる。

【 0 0 1 4 】

本発明の電子放出素子は、導電層が先鋭部にも及んでいることが好適である。

【 0 0 1 5 】

先鋭部の内部において電子が電子放出部に移動しやすくなる。そのため、カソード電極膜から電子放出部への電子の供給が更に効率的になる。

【 0 0 1 6 】

本発明の電子放出素子は、導電層はダイヤモンドに金属イオンが注入されて形成されたものであることが好適である。

【 0 0 1 7 】

金属イオンの注入により、容易に所望の形状の導電層をダイヤモンド中に形成することができる。

【 0 0 1 8 】

本発明の電子放出素子は、導電層はダイヤモンドが半導体不純物を含有して成ることが好適である。

【 0 0 1 9 】

半導体不純物を含ませることにより、様々な種類の導電層をダイヤモンド中に形成でき、容易に所望の形状の導電層を含んだエミッタ（突出部）を形成できる。

【 0 0 2 0 】

本発明の電子放出素子は、カソード電極膜は、導電層と接触する第 1 のカソード電極層と、第 1 のカソード電極層上に形成されると共に第 1 のカソード電極層よりも膜厚が厚い第 2 のカソード電極層とを含んで構成されたことが好適である。

【 0 0 2 1 】

第 1 のカソード電極層の膜厚を薄くすることによって、所望の形状にエッチングするのが容易になる。他方、膜厚が薄い分第 1 のカソード電極層に断線が生じ

やすくなるが、膜厚の厚い第 2 のカソード電極層が断線部を電氣的に接続させる。

【 0 0 2 2 】

本発明の電子放出素子は、カソード電極膜上に絶縁膜が形成され、絶縁膜の上に第 2 の電極膜が形成されたことが好適である。

【 0 0 2 3 】

第 2 の電極膜を導電層における空乏層の厚さを制御するゲート電極として利用することができる。

【 0 0 2 4 】

【発明の実施の形態】

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、同一要素には同一符号を用いるものとし、重複する説明は省略する。

【 0 0 2 5 】

(第 1 実施形態)

第 1 実施形態の電子放出素子 1 の構造を説明する。図 1 は、電子放出素子 1 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子 1 は、ダイヤモンドから成る基板 1 1 を備え、基板 1 1 からダイヤモンドの突出部 1 4 が突出している。突出部 1 4 の下部を構成する柱状部 1 2 は、円柱の形状をなし、その側面は基板 1 1 の表面に対して略直角である。突出部 1 4 の上部は先端に針状体を備える先鋭部 1 3 で構成されている。第 1 実施形態では、突出部 1 4 及び基板 1 1 の全体が、ホウ素をドーピングすることにより導電性とされている。

【 0 0 2 6 】

基板 1 1 上には A 1 から成るカソード電極膜 1 5 が形成されており、カソード電極膜 1 5 は柱状部 1 2 と先鋭部 1 3 との境界付近まで伸びている。すなわち、カソード電極膜 1 5 は、基板 1 1 の表面と柱状部 1 2 の側面全体を覆っている。他方、先鋭部 1 3 においては導電性のダイヤモンド（p 型半導体ダイヤモンド）が露出している。柱状部 1 2 の側面が基板 1 1 の表面に対して略直角になっている結果、カソード電極膜 1 5 のうち柱状部 1 2 を覆っている部分（エミッタ電極

部 1 5 a) も基板 1 1 の表面に対して略直角になっている。また、カソード電極膜 1 5 のうち基板 1 1 の表面を覆っている部分（平坦電極部 1 5 c（図中には符合が示されていない。））の面積がエミッタ電極部 1 5 a の面積よりも大きくなるように、突出部 1 4 の配置間隔が調整されている。

#### 【 0 0 2 7 】

電子放出素子 1 の上方にはアノード電極 A（図示されていない。）が、先鋭部 1 3 と対向するように設置されている。カソード電極膜 1 5 に負の電圧が印加されると、エミッタ電極部 1 5 a から突出部 1 4 に電子が供給される。先鋭部 1 3 の針状体の先端に到達した電子は、アノード電極 A との間の電界によって外部に放出される。

#### 【 0 0 2 8 】

次に、電子放出素子 1 の作用・効果を説明する。エミッタ電極部 1 5 a は基板 1 1 の表面に対して略直角に立ち上がっているので、エミッタ電極部 1 5 a における自由電子はアノード電極 A に近い端部に集中する。その結果、電子集中部から突出部 1 4 へ電子が移動しやすくなると共に、電子放出部に近い位置で突出部 1 4 に電子が供給されることになり、エミッタ電極部 1 5 a から電子放出部への電子の供給が効率的になる。また、エミッタ電極部 1 5 a 及び柱状部 1 2 の側面が、基板 1 1 の表面に対して大きい傾斜角をなすので、エミッタ電極部 1 5 a から突出部 1 4 への電子の移動がカソードーアノード間の電界によって妨げられなくなる。この観点からは、エミッタ電極部 1 5 a 及び柱状部 1 2 の側面が、基板 1 1 の表面に対してなす傾斜角は  $90^{\circ}$  以上（反り返った状態）であってもよい。

#### 【 0 0 2 9 】

エミッタ電極部 1 5 a が柱状部 1 2 の側面全体を覆っているので、エミッタ電極部 1 5 a と柱状部 1 2 との接触面積が大きくなると共に、エミッタ電極部 1 5 a のアノード電極 A に近い端部から柱状部 1 2 に移動した電子が基板方向に逃げにくくなる。そのため、エミッタ電極部 1 5 a から電子放出部への電子の供給が更に効率的になる。

#### 【 0 0 3 0 】

カソード電極膜 1 5 のうち平坦電極部 1 5 c の面積がエミッタ電極部 1 5 a の面積よりも大きいので、先鋭部 1 3 の周囲での電界ベクトルの分布は、先鋭部 1 4 の先端から基板との接合部へ向かうに従って電界ベクトルの後端が側方へ開くような形になる。そのため、先鋭部 1 3 の中心部における空乏層が形成されにくくなる。また、基板 1 1 にも大量の電子が供給されることによって、エミッタ電極部 1 5 a から柱状部 1 2 に移動した電子が基板方向に逃げにくくなる。その結果、エミッタ電極部 1 5 a から電子放出部への電子の供給が更に効率的になる。

## 【 0 0 3 1 】

導電部が先鋭部 1 3 にも及んでいるので、エミッタ電極部 1 5 a から柱状部 1 2 に移動した電子が電子放出部である先鋭部 1 3 の針状体に流れやすくなる。そのため、エミッタ電極部 1 5 a から電子放出部への電子の供給が更に効率的になる。

## 【 0 0 3 2 】

突出部 1 4 の電子放出部が先鋭になっけていても、先端より太い柱状部が近接して接合されているので、電子放出部の熱が良く逃げ、強い電流が流れても壊れることがない。

## 【 0 0 3 3 】

## (第 2 実施形態)

第 2 実施形態の電子放出素子 2 の構造を説明する。図 2 は、電子放出素子 2 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子 2 は、ダイヤモンドから成る基板 2 1 を備え、基板 2 1 からダイヤモンドの突出部 2 4 が突出している。突出部 2 4 の下部を構成する柱状部 2 2 は、円柱の形状をなし、その側面は基板 2 1 の表面に対して略直角である。突出部 2 4 の上部は先端に針状体を備える先鋭部 2 3 で構成されている。

## 【 0 0 3 4 】

第 2 実施形態では、先鋭部 2 3 及び柱状部 2 2 の上部が、ホウ素をドーブすることにより導電性とされている。すなわち、柱状部 2 2 の上部は p 型半導体ダイヤモンドから成る導電層 2 2 c で構成され、柱状部 2 2 の下部は不純物がドーブされていないダイヤモンドから成る絶縁層 2 2 i で構成されている。

## 【 0 0 3 5 】

カソード電極膜 1 5 及びアノード電極 A は第 1 実施形態と同様に構成されている。エミッタ電極部 1 5 a は柱状部 2 2 の導電層 2 2 c と接触しており、この接触部分を介して電子が電子放出部へ供給される。

## 【 0 0 3 6 】

次に、電子放出素子 2 の作用・効果を説明する。電子放出素子 2 においても第 1 実施形態におけると同様の作用・効果を得ることができる。さらに、導電層 2 2 c に入った電子は、下部が絶縁層となっているので基板方向に逃げるのが妨げられる。そのため、エミッタ電極部 1 5 a から電子放出部への電子の供給が更に効率的になる。

## 【 0 0 3 7 】

## (第 3 実施形態)

第 3 実施形態の電子放出素子 3 の構造を説明する。図 3 は、電子放出素子 3 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子 3 における基板 2 1 及び突出部 2 4 の構成は第 2 実施形態と同様である。

## 【 0 0 3 8 】

基板 2 1 上には A 1 から成るカソード電極膜 3 5 が形成されており、カソード電極膜 3 5 は先鋭部 2 3 の中腹まで伸びている。すなわち、カソード電極膜 3 5 は、基板 2 1 の表面、柱状部 2 2 の側面全体及び先鋭部 2 3 の側面下部を覆っている。他方、先鋭部 2 3 の側面上部においては導電性のダイヤモンド（p 型半導体ダイヤモンド）が露出している。柱状部 2 2 の側面が基板 2 1 の表面に対して略直角になっている結果、カソード電極膜 3 5 のうち柱状部 2 2 を覆っている部分（エミッタ電極部 3 5 a）も基板 2 1 の表面に対して略直角になっている。カソード電極膜 3 5 のうちエミッタ電極部 3 5 a よりも先端側の部分は、先鋭部 2 3 の形状に従って内側に傾斜する先端傾斜電極部 3 5 b となっている。また、カソード電極膜 3 5 のうち基板 2 1 の表面を覆っている部分（平坦電極部 3 5 c（図中には符合が示されていない。））の面積がエミッタ電極部 3 5 a 及び先端傾斜電極部 3 5 b の面積よりも大きくなるように、突出部 2 4 の配置間隔が調整されている。

## 【 0 0 3 9 】

電子放出素子 3 の上方にはアノード電極 A（図示されていない。）が、先鋭部 2 3 と対向するように設置されている。カソード電極膜 3 5 に負の電圧が印加されると、エミッタ電極部 3 5 a（導電層 2 2 c と接触している部分）及び先端傾斜電極部 3 5 b から突出部 2 4 に電子が供給される。先鋭部 2 3 の針状体の先端に到達した電子は、アノード電極 A との間の電界によって外部に放出される。

## 【 0 0 4 0 】

次に、電子放出素子 3 の作用・効果を説明する。電子放出素子 3 においても第 1 及び 2 実施形態におけると同様の作用・効果を得ることができる。さらに、先端傾斜電極部 3 5 c を備えるので、突出部 2 4 は、柱状部 2 2 の導電層 2 2 c に加えて、より電子放出部に近い先鋭部 2 3 下部からも電子の供給を受けることになる。そのため、カソード電極 3 5 から電子放出部への電子の供給が更に効率的になる。

## 【 0 0 4 1 】

## （第 4 実施形態）

第 4 実施形態の電子放出素子 4 の構造を説明する。図 4 は、電子放出素子 4 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子 4 は、ダイヤモンドから成る基板 4 1 を備え、基板 4 1 からダイヤモンドの突出部 4 4 が突出している。突出部 4 4 の下部を構成する柱状部 4 2 は、円柱の形状をなし、その側面は基板 4 1 の表面に対して略直角である。突出部 4 4 の上部は先端に針状体を備える先鋭部 4 3 で構成されている。

## 【 0 0 4 2 】

第 4 実施形態では、柱状部 4 2 の上部には、金属イオンが注入されることによって導電層 4 2 c が形成されている。イオン注入工程において加速された金属イオンは、ダイヤモンド結晶層の表層部を貫通し一定のレベルに運動エネルギーが減少した後、導電層 4 2 c の深度で炭素原子と衝突して急激に停止する。その際の衝撃により、導電層 4 2 c におけるダイヤモンド結晶構造に欠陥が生じる。ダイヤモンドの結晶欠陥と金属層の形成の結果、導電層 4 2 c は導電性を帯びるようになる。柱状部 4 2 の下部（絶縁層 4 2 i）及び先鋭部 4 3 は、絶縁性のダイ

ヤモンドから成る。

【 0 0 4 3 】

カソード電極膜 3 5 及びアノード電極 A は第 3 実施形態と同様に構成されている。エミッタ電極 3 5 a は柱状部 4 2 の導電層 4 2 c と接触しており、この接触部分を介して電子が電子放出部へ供給される。

【 0 0 4 4 】

電子放出素子 4 においても第 3 実施形態におけると同様の作用・効果を得ることが出来る。

【 0 0 4 5 】

(第 5 実施形態)

第 5 実施形態の電子放出素子 5 の構造を説明する。図 5 は、電子放出素子 5 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子 5 における基板 2 1 及び突出部 2 4 の構成は第 2 実施形態と同様である。

【 0 0 4 6 】

基板 2 1 上には A u から成る膜厚 5 0 0 Å の第 1 カソード電極膜 5 5 が形成されており、第 1 カソード電極膜 5 5 は先鋭部 2 3 の中腹まで伸びている。すなわち、カソード電極膜 5 5 は、基板 2 1 の表面、柱状部 2 2 の側面全体及び先鋭部 2 3 の側面下部を覆っている。また、第 1 カソード電極膜 5 5 上には W から成る膜厚 4 0 0 0 Å の第 2 カソード電極膜 5 7 が形成されており、第 2 カソード電極膜 5 7 は柱状部 2 2 と先鋭部 2 3 との境界付近まで伸びている。他方、先鋭部 2 3 の側面上部においては導電性のダイヤモンド（p 型半導体ダイヤモンド）が露出している。柱状部 2 2 の側面が基板 2 1 の表面に対して略直角になっている結果、第 1 カソード電極膜 5 5 のうち柱状部 2 2 を覆っている部分（エミッタ電極部 5 5 a）も基板 2 1 の表面に対して略直角になっている。第 1 カソード電極膜 5 5 のうちエミッタ電極部 5 5 a よりも先端側の部分は、先鋭部 2 3 の形状に従って内側に傾斜する先端傾斜電極部 5 5 b となっている。また、第 1 カソード電極膜 5 5 のうち基板 2 1 の表面を覆っている部分（平坦電極部 5 5 c（図中には符合が示されていない。））の面積がエミッタ電極部 5 5 a 及び先端傾斜電極部 5 5 c の面積よりも大きくなるように、突出部 2 4 の配置間隔が調整されている

## 【 0 0 4 7 】

電子放出素子 5 の上方にはアノード電極 A (図示されていない。) が、先鋭部 2 3 と対向するように設置されている。カソード電極膜に負の電圧が印加されると、エミッタ電極部 5 5 a (導電層 2 2 c と接触している部分) 及び先端傾斜電極部 5 5 c から突出部 2 4 に電子が供給される。先鋭部 2 3 の針状体の先端に到達した電子は、アノード電極 A との間の電界によって外部に放出される。

## 【 0 0 4 8 】

次に、電子放出素子 5 の作用・効果を説明する。電子放出素子 3 においても第 3 実施形態におけると同様の作用・効果を得ることができる。さらに、第 1 カソード電極膜 5 5 は膜厚が 5 0 0 Å と薄いので、所望の形状にエッチングするのが容易になる。他方、膜厚が薄い分第 1 カソード電極膜 5 5 に断線が生じやすくなるが、膜厚の厚い第 2 カソード電極膜 5 7 が断線部を電氣的に接続させる。

## 【 0 0 4 9 】

次に、電子放出素子 5 の製造方法を説明する。なお、電子放出素子 5 の製造方法は、電子放出素子 1 ないし 4 の製造方法の応用例でもある。

## 【 0 0 5 0 】

ダイヤモンドの電子放出素子を製造する上では、電子放出部付近に電子の供給を受ける導電層を形成することと、電子放出に有効な先鋭を形成することが重要である。導電層を形成する方法としては、例えば非常に先の尖った W や Si にダイヤモンドを合成する方法があるが、この方法では先鋭度が悪くなってしまう。先鋭化したダイヤモンドにダイヤモンドを合成する場合も同様に先鋭度の劣化が起きてしまう。他方、先鋭化したダイヤモンド突起にイオン注入して導電層を形成すると、この過程で先鋭度が劣化してしまう。

## 【 0 0 5 1 】

そこで、本発明者は、次の製造方法により、導電層が形成されると共に先端が先鋭化されたダイヤモンド突起を実現できることを見出した。すなわち、ダイヤモンド基板に p 型不純物若しくは n 型不純物をドーピングすることにより又は金属イオンを注入することによりダイヤモンド基板表面中に導電層を形成し、その

後ダイヤモンド基板をエッチングして導電層を含むダイヤモンド突起を形成する。その際、半導体不純物又は金属イオンが過剰にドーピングされるとダイヤモンドの結晶構造の欠陥が多くなり先鋭構造の形成が困難になる。本発明者は、不純物濃度が2%以下、金属元素濃度が10%以下のドーピングであれば、先鋭構造の形成に問題がないことを見出した。

## 【 0 0 5 2 】

図6ないし8は、電子放出素子5の製造工程を示す。以下に具体的製造方法を説明する。ホウ素をドーピングすることにより表面に導電層が形成されたダイヤモンド基板を用意し、その表面にAlのドットパターンを形成する。なお、ダイヤモンド基板は、多結晶ダイヤモンドから成るものであってもよい。この場合、基板に対し垂直方向に配向していると更によく、基板面内にも配向しているのが最もよい。基板に、ダイヤモンド基板を導電層と共にエッチングし、Alを除去して、基板上に微小円柱を形成する。この導電層を含む微小円柱をプラズマ処理して先端部を先鋭化する。図6Aに微小円柱の先端部が先鋭化されたダイヤモンド基板を示す。

## 【 0 0 5 3 】

微小円柱の先端部が先鋭化されたダイヤモンド基板上に、膜厚500ÅのAu膜を形成する。なお、微小円柱の側面が基板平坦部に対してなす傾斜角が90°以上であるような場合には、金属膜の形成は蒸着法よりもスパッタリング法の方が好適である。図6BにAu膜が形成された様子を示す。

## 【 0 0 5 4 】

Au膜上に、膜厚4000ÅのW膜を形成する。図6CにW膜が形成された様子を示す。

## 【 0 0 5 5 】

W膜57上にレジストを塗布し、レジストの粘性と回転数を制御することによって、柱状部22と先鋭部23の境界部付近から突出部24が露出するようにレジスト膜70を形成する。図7Aにレジスト膜70が形成された様子を示す。

## 【 0 0 5 6 】

BHF（バッファードフッ酸）又は希釈1%HF水溶液でW膜をエッチングし

、レジスト膜 70 を除去する。図 7 B に W 膜がエッチングされた様子を、図 7 C にレジスト膜 70 が除去された様子を示す。

## 【 0 0 5 7 】

このようにして A u 膜を露出させた後、W 膜及び A u 膜上にレジストを塗布し、レジストの粘性と回転数を制御することによって、先鋭部 23 の中腹から突出部 24 が露出するようにレジスト膜 80 を形成する。図 8 A にレジスト膜 80 が形成された様子を示す。

## 【 0 0 5 8 】

王水（硝酸 1 : 塩酸 3）で A u 膜をエッチングし、レジスト膜 80 を除去する。図 8 B に A u 膜がエッチングされた様子を示す。また、図 8 C にレジスト膜 80 が除去され、電子放出素子 5 が完成した様子を示す。

## 【 0 0 5 9 】

## 【実施例】

以下、実施例により、本発明の内容を更に具体的に説明するが、本発明はこれらの実施例に限定されるものではない。

## 【 0 0 6 0 】

## （実施例 1）

突出部及びカソード電極膜の形成方法についての実施例を説明する。まず、単結晶ダイヤモンド I b（100）基板の上にフォトリソグラフィー技術を用いて A l の微細なドット形状のマスクを作製した。次に、R I E 技術を用いて、C F<sub>4</sub> / O<sub>2</sub>（C F<sub>4</sub> 濃度：1～3 %）ガス中で、圧力 2 P a、パワー 200 W の条件で、0.5～1 時間エッチングし、ダイヤモンドに微小円柱を形成した。

## 【 0 0 6 1 】

A l を除去した後、パワー 400 W、基板温度 1050℃、圧力 100 T o r r の条件で、C O<sub>2</sub> / H<sub>2</sub>（C O<sub>2</sub> 濃度：0.5 %）ガスのマイクロ波プラズマ中で、微小円柱が形成されたダイヤモンドを約 2 時間処理した。その結果、単結晶の面方位に関係した土台の形状と先細りしたニードル型の先鋭突起が得られた（土台である角錐台形状の側面の基板表面に対する傾斜角は 60° 以上である。）  
。図 12 A 及び B にニードル型の先鋭突起を示す。

## 【 0 0 6 2 】

また、A 1 を除去せずに、A 1 がなくなるまで R I E をした場合、先端の尖ったローソク型の先鋭突起を形成することができた。図 1 2 C にローソク型の先鋭突起を示す。

## 【 0 0 6 3 】

次に、先鋭突起が形成された基板全面にスパッタリング法で A 1 膜を形成した。真空蒸着法と違い、スパッタリング法を用いることで、A 1 は突起の垂直な面にも平坦部と同じ厚さで形成された。突起の間隔を適当に離すことによって A 1 膜が形成されても突起の状態が維持された。

## 【 0 0 6 4 】

その後、レジストのスピコートを行った。レジストの粘性度と回転速度を制御することによって、突起の先端が突き出るように、レジストを所望の厚さにすることができた。レジストをポストバークした後、アルカリ水溶液で突起先端の A 1 を除去した。ここで、A 1 膜（金属電極）を所望の高さにするためにウェットエッチングを制御する必要がある。図 1 3 に過剰にエッチングされた比較例を示す。

## 【 0 0 6 5 】

金属膜が T i 、W、M o などであっても酸溶液などを用いることによって同様にエッチングすることができた。金属膜の下層がダイヤモンドという酸やアルカリに強い耐性をもつ材料であるために可能であった。

## 【 0 0 6 6 】

レジストを有機溶媒で除去し、純粋などで処理することにより、先端が先鋭であると共に周囲に金属電極が形成された突出部が得られた。図 1 4 に完成した突出部を示す。

## 【 0 0 6 7 】

## （実施例 2）

金属イオン注入層を含む突出部の形成方法についての実施例を説明する。ダイヤモンド基板中に金属イオンを注入して導電層を形成した。金属イオン注入層は 0. 1  $\mu$  m ～数  $\mu$  m の深度になるように調整した。表面はダイヤモンドの薄い層

あるいは結晶の崩れたダイヤモンド層となった。

【 0 0 6 8 】

基板中に金属イオンを注入しても注入量が 1 0 % 以下であれば、実施例 1 と同じ方法を施すことにより先鋭突起を形成できた。図 1 5 に金属イオン注入層を含む先鋭突起の例を示す。

【 0 0 6 9 】

さらに、実施例 1 と同じ方法で先鋭突起の周囲に A 1 被覆部を形成した。図 1 6 に A 1 被覆部が形成された先鋭突起の例を示す。

【 0 0 7 0 】

図 1 9 は、実施例 2 の電子放出素子の印加電圧（電極間隔：2 0 0  $\mu$  m）－放出電流特性を示す。閾値電圧が 5 0 0 V、すなわち平均の閾値電界強度が 2 . 5 V /  $\mu$  m と非常に良い値が得られた。

【 0 0 7 1 】

（実施例 3）

不純物半導体含有層を含む突出部の形成方法についての実施例を説明する。ホウ素やリンなどのドーパント元素を含むダイヤモンド膜をダイヤモンド基板上に合成した。表面はドーパント元素による導電層になった。ドーパ層は A 1 被覆部から露出する先端部の高さの制御が可能である 0 . 1  $\mu$  m ～数  $\mu$  m が適切である。もちろん、厚い方はどこまでも可能であるが、合成時間がかかるために適切な厚さが設定される。

【 0 0 7 2 】

ドーパント元素を含むダイヤモンドを形成してもドーパ濃度が 1 0 % 以下であれば、実施例 1 と同じ方法を施すことにより先鋭突起を形成できた。図 1 7 に不純物半導体含有層を含む先鋭突起の例を示す。

【 0 0 7 3 】

さらに、実施例 1 と同じ方法で先鋭突起の周囲に A 1 被覆部を形成した。図 1 8 に A 1 被覆部が形成された先鋭突起の例を示す。

【 0 0 7 4 】

図 2 0 は、エピボロンドープ層が形成された実施例 3 の電子放出素子の印加電

圧（電極間隔：200  $\mu$ m）－放出電流特性を示す。閾値電圧が700 V、すなわち平均の閾値電界強度が3.5 V/ $\mu$ mと非常に良い値が得られた。

## 【0075】

## （第6実施形態）

第6実施形態の電子放出素子6の構造を説明する。図11は、電子放出素子6の縦断面図である（簡略化のために一個の突出部のみが示されている。）。電子放出素子6における基板21、突出部24及びカソード電極膜15の構成は第2実施形態と同様である。

## 【0076】

基板21上には、順次、カソード電極膜15、絶縁膜96、第2電極膜97が積層されている。カソード電極膜15、絶縁膜96及び第2電極膜97は、それぞれ、柱状部22と先鋭部23との境界部付近まで延びている。

## 【0077】

次に、電子放出素子6の作用・効果を説明する。電子放出素子6においても実施形態2におけると同様の作用・効果を得ることができる。さらに、第2電極膜97を先鋭部23及び導電層22cにおける空乏層の厚さを制御するゲート電極として利用することができる。また、電子放出素子6は、第2電極膜97をアノードとすることにより、カソードとアノードが極めて近接化された電子放出素子として適用することもできる。

## 【0078】

次に、電子放出素子6の製造方法を説明する。図9及び10は、電子放出素子6の製造工程を示す。

## 【0079】

図9Aに示される突出部24が形成されたダイヤモンド基板上に、順次、第1金属膜、絶縁膜、第2金属膜が形成される。図9Bに第1金属膜、絶縁膜、第2金属膜が順次形成された様子を示す。

## 【0080】

第2金属膜上にレジストを塗布し、レジストの粘性と回転数を制御することによって、柱状部22と先鋭部23の境界部付近から突出部24が露出するように

レジスト膜 9 0 を形成する。図 9 C にレジスト膜 9 0 が形成された様子を示す。

【 0 0 8 1 】

順次、第 2 金属膜、絶縁膜、第 1 金属膜をエッチングする。図 1 0 A、1 0 B、1 0 C に、それぞれ第 2 金属膜、絶縁膜、第 1 金属膜がエッチングされた様子を示す。

【 0 0 8 2 】

レジスト膜 9 0 を除去して電子放出素子 6 が完成する。

【 0 0 8 3 】

【発明の効果】

以上説明したように、本発明により、カソード電極膜から電子放出部への電子の供給が効率的な電子放出素子を提供することができる。

【図面の簡単な説明】

【図 1】

電子放出素子 1 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。

【図 2】

電子放出素子 2 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。

【図 3】

電子放出素子 3 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。

【図 4】

電子放出素子 4 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。

【図 5】

電子放出素子 5 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。

【図 6】

電子放出素子 5 の製造工程を示す第 1 の図である。

【図 7】

電子放出素子 5 の製造工程を示す第 2 の図である。

【図 8】

電子放出素子 5 の製造工程を示す第 3 の図である。

【図 9】

電子放出素子 6 の製造工程を示す第 1 の図である。

【図 1 0】

電子放出素子 6 の製造工程を示す第 2 の図である。

【図 1 1】

電子放出素子 6 の縦断面図である（簡略化のために一個の突出部のみが示されている。）。

【図 1 2】

実施例 1 の先鋭突起（A 1 被覆部の形成前）を示す。

【図 1 3】

実施例 1 の先鋭突起が過剰にエッチングされた比較例を示す。

【図 1 4】

実施例 1 の先鋭突起（A 1 被覆部の形成後）を示す。

【図 1 5】

金属イオン注入層を含む先鋭突起の例（実施例 2）を示す。

【図 1 6】

実施例 2 の先鋭突起（A 1 被覆部の形成後）を示す。

【図 1 7】

不純物半導体含有層を含む先鋭突起（実施例 3）の例を示す。

【図 1 8】

実施例 3 の先鋭突起（A 1 被覆部の形成後）を示す。

【図 1 9】

実施例 2 の電子放出素子の印加電圧（電極間隔：2 0 0  $\mu$  m）－放出電流特性を示す。

【図 2 0】

実施例 3 の電子放出素子の印加電圧（電極間隔：200  $\mu$ m）－放出電流特性を示す。


【符号の説明】

1、2、3、4、5、6…電子放出素子、11、21、41…基板、12、22、42…柱状部、13、23、43…先鋭部、14、24、44…突出部、22c、42c…導電層、22i、42i…絶縁層、15、35、55…カソード電極膜、15a、35a、55a…エミッタ電極部、35c、55c…先端傾斜電極部、57…第2カソード電極膜、96…絶縁膜、97…第2電極膜、70、80、90…レジスト膜。


【書類名】

図面


【図 1】




【図 2】




【図 3】






【図 4】






【図 5】






【図 6】






【図 7】




【図 8】




【図 9】




【図 1 0】




【図 1 1】




【図12】



【図 13】




【図 1 4】




Al電極つき尖鋭エミッタ

【図 1 5】




A1イオン注入層付きの尖鋭エミッタ

【図16】




先端を除いてAl電極を形成したもの

【図 17】




エピボロンドープ層付きの尖鋭エミッタ

【図 1 8】




先端を除いてAl電極を形成したもの

【図 1 9】



Al電極の配した  
Alイオン注入層付き尖鋭エミッタ  
の電子放出特性

【図 2 0】



Al電極の配した  
エピボロンドープ層付き尖鋭エミッタ  
の電子放出特性

【書類名】 要約書

【要約】

【課題】 カソード電極膜から電子放出部への電子の供給が効率的な電子放出素子を提供する。

【解決手段】 基板 2 1 と、基板 2 1 から突出すると共にダイヤモンドを含んで成る複数の突出部 2 4 を備える。突出部 2 4 は、側面が基板 2 1 の表面に対して約 9 0° の傾斜角をなす柱状部 2 2 と、柱状部 2 2 の上に位置すると共に先端に針状体を備える先鋭部 2 3 とを含んで構成されている。柱状部 2 2 は導電層 2 2 c を上部に含み、柱状部 2 2 の側面には導電層 2 2 c と電氣的に接続したカソード電極膜 1 5 が形成されている。

【選択図】 図 2

出 願 人 履 歴 情 報

識別番号 [ 0 0 0 1 7 3 5 2 2 ]

1. 変更年月日	1 9 9 0 年 8 月 2 7 日
[変更理由]	新規登録
住 所	愛知県名古屋市熱田区六野 2 丁目 4 番 1 号
氏 名	財団法人ファインセラミックスセンター

出 願 人 履 歴 情 報

識別番号 [ 0 0 0 0 0 2 1 3 0 ]

1. 変更年月日 1 9 9 0 年 8 月 2 9 日

[変更理由] 新規登録

住 所 大阪府大阪市中央区北浜四丁目 5 番 3 3 号

氏 名 住友電気工業株式会社